Kupfer in der Halbleiterfertigung
Schaltgeschwindigkeiten des CMOS-Transistors
Der Übergang auf eine neue Chip-Generation ist in der Regel mit einer Verkleinerung der Strukturen verbunden. Gleichzeitig wird die Dicke des Gate-Oxids verringert, wodurch die Spannungsfestigkeit der Transistoren abnimmt. Damit muss auch die Versorgungsspannung reduziert werden. Damit sinkt als positiver Nebeneffekt die Verlustleistung wodurch wiederum höhere Taktfrequenzen möglich sind.
Zum Aufbau der Transistorstrukturen schießt (dotiert) man Fremdatome mit hoher elektrischer Energie in die Oberfläche des Halbleitermaterials und bildet wannenförmige Bereiche mit spezifischen elektrischen Eigenschaften aus.
Zwischen den beiden Wannen eines CMOS-Transistors (Drain und Source) bleibt eine dünne, nicht dotierte Substratschicht. Deren Breite bezeichnet man als Kanallänge. Sie gibt letztendlich die Fertigungstechnologie an (zum Beispiel 0,25 Mikrometer). Über diesen Bereich werden eine isolierende Oxidschicht mit einer Dicke von wenigen Atomlagen und die Steuerelektrode (Gate) aus polykristallinem Silizium aufgebracht. Sobald sie unter Spannung steht, ist ein Stromfluss zwischen Drain und Source möglich - der Transistor ist durchgeschaltet. Zwei Transistoren werden zu einem Paar zusammengefasst und schalten das Ausgangssignal wahlweise nach Masse (GND) oder Betriebsspannung (VCC). Die Metallisierungslagen dienen zur Verbindung der Transistoren untereinander und der Kontaktierung der externen Signale über Bond-Pads zum Gehäuse.