Westmere-EP mit 12 Threads
IDF 2009: Erster Ausblick auf den Xeon-5500-Nachfolger
Die aktuellen im März 2009 vorgestellten Xeon-5500-Prozessoren basieren auf der 45-nm-Nehalem-Architektur. Bei den Xeon-5500-Modellen besitzt jede CPU einen integrierten Speicher-Controller für drei DDR3-1333-Channels. In der neuen zugehörigen 2-Sockel-Plattform „Tylersburg-EP“ kommunizieren die zwei Xeon 5500 untereinander und zum Peripherie-Chipsatz 5520„Tylersburg-36D“ mit jeweils eigenen QuickPath-Schnittstellen.
Der Xeon-5500-Nachfolger „Westmere-EP“ bleibt kompatibel zur aktuellen Xeon-5500-Plattform. Mit dem Westmere-EP schwenken die 2-Sockel-Xeons auf die 32-nm-Architektur um. Statt vier Kerne wie die Xeon-5500-Serie erhält Westmere-EP eine Hexa-Core-Technologie. Mit dem zusätzlichen Hyper-Threading kann ein Westmere-EP zwölf Threads parallel abarbeiten. In der 2-Sockel-Konfiguration stehen dem Betriebssystem 24 virtuelle Prozessoren zur Verfügung.
Neu in der 32-nm-Westmere-Architekur ist die AES-Befehlssatzerweiterung. Laut Intel arbeitet ein Westmere-EP mit verwendetem AES-Befehlssatz bei der RSA-Verschlüsselung 42 Prozent schneller als ohne AES-Technologie. Die AES-Verschlüsselung soll beim Westmere-EP Intels Angaben zufolge um den Faktor zwölf schneller sein ohne AES-Befehlssatz.
Laut Sean Malony, Executive Vice President and General Manager of the Intel Architecture Group, soll Westmere-EP in der ersten Jahreshälfte 2010 auf den Markt kommen. (cvi)