Arnold Sommerfeld-Preis der BAdW

Nanoelektronik mit Y-Schaltern und Quantendrähten

Das Carry-Bit und das Summen-Bit

Die Funktion einzelner Gatter mit den Ausgängen C-out und SUM sind als Zeitreihen in Abhängigkeit aller möglichen Kombinationen der Eingänge A, B und C-in dargestellt. Die Schwelle für logische Signale liegt bei 0.5V, d. h. ist das Ausgangssignal größer 0.5V, wird es als H-, andernfalls als L-Signal gewertet.

In Abbildung 5 findet man ebenfalls die Wahrheitstabelle eines Volladdierers, wobei die Wahl der Eingangskonfigurationen dem zeitlichen Verlauf der Messung entspricht. Die Messung erfüllt die Wahrheitstabelle.

Abb. 5: Ausgänge des Carry-Bits C-out und des Sum-Bits SUM. Die unterhalb gezeigte Wahrheitstabelle eines Volladdierers entspricht der Reihenfolge der Eingangskonstellationen der Messung
Abb. 5: Ausgänge des Carry-Bits C-out und des Sum-Bits SUM. Die unterhalb gezeigte Wahrheitstabelle eines Volladdierers entspricht der Reihenfolge der Eingangskonstellationen der Messung

Da oftmals in vielen Anwendungen nur eine Stufe des Volladdierers verarbeitet werden muss, ist weiterhin die Tatsache interessant, dass das Carry-Bit und das Summen-Bit getrennt voneinander genutzt werden können. Dies ermöglicht einen vielfältigen Einsatz der Y-Schalter als kompaktes logisches Element für eine zukünftige Nanoelektronik.