Test: DDR-SDRAM schlägt Rambus
DDR-SDRAM im Detail
DDR-SDRAM basiert in seiner Core-Technologie auf normalem SDRAM und nutzt intern vier unabhängige Bänke. Durch den Datentransfer bei beiden Flanken des Taktsignals sind Laufzeitverzögerungen kritisch. DDR-SDRAM nutzt deshalb für die Synchronisierung des Datentransfers nicht nur den normalen Systemtakt, sondern ein zusätzliches bidirektionales Strobe-Signal DQS. Das parallel zu den Daten laufende Signal dient dem Chipsatz und dem Speicher als Referenz für die Gültigkeit der Daten auf dem Bus. Der grundlegende Nutzen von DQS ist, dass damit Highspeed-Datentransfers ermöglicht werden. Dies geschieht durch die Reduzierung der Zugriffszeit. Außerdem ist durch das Strobe-Signal ein leichtes Abdriften des Bustaktes zwischen Chipsatz und Speicher unproblematisch.
Um das identische Timing für Daten-Strobe-Signal DQS und Daten zu ermöglichen, müssen die Leitungen die gleichen physikalischen Parameter wie Länge, Impedanz und Kapazität besitzen. Änderungen der Übertragungsparameter durch Temperatur- oder Spannungsschwankungen wirken sich auf DQS und die Daten gleichermaßen aus. Damit ist sichergestellt, dass es während eines Datentransfers zwischen Chipsatz und Speicher keine Timing-Probleme gibt. Ein stabiler Highspeed-Betrieb ist durch diese Zusatzkontrolle sicherer als durch die Synchronisation mit dem globalen Systemtakt.
Bei einem Lesebefehl generiert und steuert das DDR-SDRAM das bidirektionale Strobe-Signal und zeigt dem Chipsatz mit der steigenden und fallenden Flanke die gültigen Daten an. Umgekehrt verhält es sich bei einem Schreibvorgang. Jetzt generiert und steuert der Chipsatz das Strobe-Signal und signalisiert damit dem Speicher die Gültigkeit der einzulesenden Daten mit beiden Flanken.